PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-058932

(43)Date of publication of application: 28.02.1990

(51)Int.CI.

H04B 1/04 HO4J 3/00

(21)Application number: 63-209493

(22)Date of filing:

25.08.1988

(71)Applicant : NEC CORP


(72)Inventor: OTA KIYOSHI

(54) TRANSMITTING CIRCUIT

(57)Abstract:

PURPOSE: To eliminate the need for a buffering circuit in multistage by providing a voltage offset circuit to apply a voltage offset to a VCO so as to compensate the oscillation frequency of the VCO fluctuated with the turn-on/off of an amplifying circuit.

CONSTITUTION: By the impedance fluctuation of an amplifying circuit 10 generated with the on/off control of a carrier, the oscillation frequency of a voltage controlled oscillator(VCO) 4 is influenced, and the oscillation frequency is fluctuated. However, since the output of a voltage offset circuit 13 is outputted by adjusting the offset quantity of a power voltage so as to have a frequency deviation inverted to a direction deviated with the influence by the amplifying circuit 10 to the VCO 4 at the same time, the fluctuation of the oscillation frequency at the VCO 4 is offset, and the stable oscillation frequency can be obtained. Thus, the buffering circuit in multistage does not need to be provided, and a circuit can to be a low energy consumption and to have a small packaging space can be composed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-58932

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月28日

H 04 B 1/04 H 04 J 3/00

T H 8020-5K 6914-5K

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 送信回路

②特 顧 昭63-209493

20出 顧 昭63(1988)8月25日

⑩発明者 太田 清志

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 芦田 坦 外2名

明 細 響

1.発明の名称

送信回路

2. 特許請求の範囲

1. 直接激送波信号を発振するPLL 回路と,前記PLL 回路の出力に接続され,かつ,外部からの制御信号によってオン/オフ制御される増幅回路と,前記PLL 回路内の VCO の電源に接続され,該制御信号によって, VCO に供給する電源電圧に対し,オフセット電圧を発生させる電圧オフセット回路とから成る事を特徴とする送信回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、TDMA方式に於ける送信回絡の撤送波のオン/オフ制御に関し、特に増幅回路のオン/オフ制御に対する影響を排除し安定な搬送波周波数を出力する回路に関する。

〔従来の技術〕

第2図に従来の回路例を示す。第2図に於い 1は基準周波数発復回路,2は位相比较器で、 は直流成分を取り出すローパスフィルタ、4は ーパスフィルタ3の出力によって駆動される VC (電圧制御発振器)、5は VCO 出力を分配する。 配器,6は分配器5からの分配出力を分周する。 ログラマブル分周器で、この分周出力は位相比で 器2に入力されてPLL回路を構成する。

一方、分配器 5 からの出力信号は、第1 の総・ 回路 7 ,第 2 の後衛回路 8 及び第 N の緩衝回路 を経て増幅回路 1 0 に入力される。ここで、嗣志 信号入力端子 1 2 からの制御信号によって増幅は 路 1 0 がオン/オフ制御され、出力端子 1 1 に、1 オン/オフ制御された搬送波が出力される。通知 増幅回路 1 0 と PLL 回路の分配器 5 との間にはい 後の緩衝回路が挿入される。一般的に"N"はよっ 度の値が選択されている。

[発明が解決しようとする課題]

以上述べた機に、従来の回路構成では搬送破土

オン/オフ制御によって生じる増幅回路のインピーダンス変動が,前段の PLL 回路に影響を与えない様にするため, PLL 回路とオン/オフ制御を受ける増幅回路との間に多段の緩衝回路を設けている。

このように、従来例では多段の緩衝回路(通常は6段程度)を必要とする為、消费電力が増加すると共に、実装スペースに対しても同様に増加する欠点があった。

[課題を解決するための手段]

本発明の送信回路は,直接搬送波信号を発振するPLL回路と,このPLL回路の出力に接続されると共に,外部からの制御信号によって搬送波信号をオン/オフ制御する増幅回路と、PLL回路内のVCOに対し,電源供給用回路として接続され,上記制御信号によってVCOに供給する電源電圧に対し,オフセット電圧を発生させる電圧オフセット回路とを有している。

〔寒施例〕

本発明について図面を参照して説明する。

[発明の効果]

以上説明した様に、本発明は制御信号によりオン/オフ制御される増幅回路が接続された PLL 回路に於いて、その増幅回路のオン/オフによって変動する VCO の発掘周波数を補償する様に VCO に電圧オフセットを掛ける電圧オフセット回路を設けるとにより、従来の様に多段の緩衝回路を設ける必要もなく、極めて低消費電力で実装スペー

第1図は本発明の一実施例を示したものであり、 第2図と同じ部分には同一番号を付し説明は省略 する。13は電圧オフセット回路である。

以下,動作を詳細に説明する。電源電圧入力為子14からの電源電圧は,電圧オフセット回路1313へ供給される。この電圧オフセット回路13は,制御信号入力端子12からの制御信号によって電源電圧に対しオフセット制御を行い、PLL 国路を構成する VCO 4 ヘオフセット制御された電源電圧を供給する。

一般に VCO に於いて、その発振周波数は電源電圧の変動に応じて変化する。一例としてその特性を第3回に示す。

従って、VCO4は供給される電源電圧のオフセット値によって発振周波数が変化することとなり このオフセット量を可変することによって任意の 周波数オフセット調整が可能となる。


一方,分配器 5 からの 策送波出力は所要のレベル 2 増幅する為に増幅回路 1 0 に入力される。増幅回路 1 0 で入力される。増幅回路 1 0 では,制御信号入力 端子 1 2 からの制


スの少ない回路を構成できる効果がある。


4. 図面の簡単な説明

第1 図は本発明の実施列の構成を示したプロック図、第2 図は従来例を示したプロック図、第3 図は VCO に於ける動作特性を示した図である。

代理人 (7783) 乔瑟士 池 田 恋 尔 (公文)







第 3 図